



Institut für Mikroelektronik Stuttgart

Die Chip-Film Patch (CFP) Technologie



Institut für Mikroelektronik Stuttgart
Stiftung des bürgerlichen Rechts

IMS CHIPS

Allmandring 30a
70569 Stuttgart

Tel. +49 711 21855-0
Fax +49 711 21855-111
Email info@ims-chips.de

<http://www.ims-chips.de>

Die Chip-Film Patch (CFP) Technologie

Die Chip-Film Patch (CFP) Technologie ist ein Verfahren zur Herstellung Hybrider-Systeme-in-Folie (HySiF) mit integrierten ultradünnen Siliziumchips. HySiF, auch Flexible Hybride Elektronik (FHE) genannt, sind die Basis für eine neue Generation mechanisch flexibler elektronischer Systeme. Eine Voraussetzung ist die Herstellung und Handhabung ultradünner ICs (< 50 µm Dicke) sowie Technologien zur Integration dünner Chips und anderer Komponenten in flexible elektronische Systeme. Mit dem Chip-Film Patch (CFP) Verfahren werden Siliziumchips in flexible Folien eingebettet und mit Metallbahnen elektrisch kontaktiert. Mit der Technologie können Siliziumchips mit Strukturen von wenigen Mikrometern in großflächige Foliensysteme integriert werden.

Der bei IMS CHIPS entwickelte Chip-Film Patch (CFP) Prozess ist eine waferbasierte Technologie, bei dem die Siliziumchips in aufgeschleuderte Polymerschichten eingebettet werden. Die Lithographie mittels Laserdirektschreiber mit positionsgenauer Strukturierung (adaptives Layout) ermöglicht den präzisen Anschluss der eingebetteten ICs in der Prototypenphase. Kommt es zu einer Kleinserie, dann lohnt sich der Aufwand des Fertigen von Masken für die Belichtung und des Platzierens der Chips mittels Fineplacer. Das Foliensystem ist mit einer Dicke von 60 – 80 µm nach dem Ablösen vom Trägerwafer sehr flexibel.



Der CFP Prozess

Die einzelnen Prozessschritte auf 150 mm Wafern sind im Wesentlichen ähnlich einer CMOS Personalisierung: Aufbringen des Dielektrikums, Metallisierung, Lithographie zur Strukturierung und Trockenätzen des Metalls und des Dielektrikums (siehe Abbildung 1).

Ein Trägerwafer wird mit Polyimid (PI) beschichtet (1,2), gedünnte Siliziumchips werden in geätzte Vertiefungen positioniert und mit PI überschichtet (3,4), anschließend werden in einem fotolithografischen Prozess die Chipkontakte geöffnet (5,6), mit einer Metallschicht angeschlossen (7) und diese erneut mit PI abgedeckt (8). Nach dem Öffnen der äußeren Anschlüsse (9), die meist mit einem Goldfinish versehen werden, wird die Folie vom Wafer abgelöst (10).

Das Dielektrikum besteht aus Polyimid (PI2611) und Benzocyclobuten (BCB), worin die ultradünnen Siliziumchips eingebettet und verdrahtet werden. Durch die hohe Positioniergenauigkeit des Laserdirektschreibers beim adaptiven Layout können auch sehr kleine Pads von 5 µm verwendet werden.




Abbildung 1 Prozessfluss der Chip-Film Patch Technologie

Adaptives Layout

Im Gegensatz zur konventionellen Lithographie auf Basis der Maskenpräparation vor der Waferbearbeitung ermöglicht eine maskenlose Lithographie die Anpassung des Layouts nach der Messung der Position der Chips. Das im Folgenden beschriebene Verfahren [1] zeichnet sich dadurch aus, dass für die halbautomatische Messung der Deplatzierung das gleiche Tool verwendet wird wie für die Belichtung. Die tatsächliche Position der platzierten Chips liefert der Laserdirektschreiber als Grundlage für das adaptive Anpassen des Layouts in mehreren Schritten:

- Verifizierung des originalen Layouts mit gezeichneter Chip- und Padposition, sowie Verbindungen zwischen den Chips und von den Chips zu definierten Pads auf der Folie
- Datensammlung zu der gemessenen Position der Chips und die daraus folgende Berechnung des Offsets und der Rotation jedes einzelnen Chips
- Verarbeitung der Daten durch ein Skript in Python, wodurch ein modifiziertes Layout entsteht (adaptives Layout)


Anschließend wird der gesamte Wafer mit dem adaptiven Layout belichtet.

Anwendungen

CFP kann als Interposer eingesetzt werden, der es ermöglicht, kleine Siliziumchips mit geringem Padpitch auf großflächige Foliensysteme aufzubringen, die beispielsweise mit Druckverfahren hergestellt werden. Mit der CFP-Technologie werden aber auch Multichipsysteme mit Kommunikations- und Auswertchips und integrierten Antennen und Sensoren hergestellt. Die Anwendungsfelder reichen von Implantaten und Kathetern in der Medizintechnik bis zur Industrieautomatisierung und Robotik.



In einem Kooperationsprojekt zur Entwicklung komplexer Foliensysteme [2,3] wurde am Beispiel von Biege- und Stress-Sensorsystemen für einen bionischen Greiffinger nachgewiesen, dass die CFP-Technologie auch mit Druckverfahren und organischer Elektronik kompatibel ist und funktionsfähige Sensorsysteme hergestellt werden können. In Kooperation mit der Universität Stuttgart konnten Foliensysteme für die drahtlose Kommunikation im Frequenzbereich 5 GHz hergestellt werden [4].




Für die Medizintechnik wird die Integration von Elektronik in flexible und formangepasbare Systeme immer wichtiger. Ein Beispiel sind rückgedünnte Auswertchips, die Sensorsignale von Biegesensoren in Kathetern oder Foliensensoren zur Überwachung der Atmung verstärken und verarbeiten [5]. So kann bei Frühgeborenen die Medikamentenabgabe zuverlässig kontrolliert werden. Für Implantate ist neben der Flexibilität auch die sichere Verkapselung der Elektronik bedeutsam. Bei Untersuchungen in Kooperation mit der Hochschule Furtwangen zeigten CFP-Folien, die mit einer dünnen anorganischen ALD (Atomic Layer Deposition) Schicht überzogen waren, auch nach mehreren Monaten unter Belastung keine Ausfälle [6].

Die Chip-Film Patch Technologie ermöglicht die Herstellung integrierter Foliensysteme für Siliziumchips mit geringen Paddimensionen. In Kombination mit Drucktechniken und organischer Elektronik entstehen intelligente und autonome Sensorsysteme, die formangepasbar und flexibel sind.

Literatur

- [1] Albrecht B, Alavi G, Elsobky M, et al (2018) Multi-Chip Patch in Low Stress Polymer Foils based on an Adaptive Layout for Flexible Sensor Systems. In: 2018 7th Electronic System-Integration Technology Conference (ESTC). IEEE, pp 1–5
- [2] Harendt C, Kostelnik J, Kugler A, et al (2015) Hybrid Systems in Foil (HySiF) exploiting ultra-thin flexible chips. *Solid State Electron* 113:101–108. <https://doi.org/10.1016/j.sse.2015.05.023>
- [3] Mahsereci Y, Sailer S, Richter H, Burghartz J (2015) 16.1 An ultra-thin flexible CMOS stress sensor demonstrated on an adaptive robotic gripper. In: 2015 IEEE International Solid-State Circuits Conference - (ISSCC) Digest of Technical Papers. IEEE, pp 1–3
- [4] Alavi G, Özbek S, Rasteh M, et al (2019) Toward a flexible and adaptive wireless hub by embedding power amplifier thinned silicon chip and antenna in a polymer foil. *Int J Microw Wirel Technol* 11:864–871. <https://doi.org/10.1017/S1759078719000539>
- [5] Harendt (2021) Flexmax project, BMBF. www.elektronikforschung.de/projekte/flexmax. Accessed 1 Apr 2021
- [6] Passlack U, Simon N, Buche V, et al (2020) Investigation of long-term stability of hybrid systems-in-foil (HySiF) for biomedical applications. *Proc - 2020 IEEE 8th Electron Syst Technol Conf ESTC 2020* 16–21. <https://doi.org/10.1109/ESTC48849.2020.9229795>



Institut für Mikroelektronik Stuttgart
Stiftung des bürgerlichen Rechts

IMS CHIPS

Allmandring 30a
70569 Stuttgart

Tel. +49 711 21855-0
Fax +49 711 21855-111
Email info@ims-chips.de

<http://www.ims-chips.de>