Arbeitsgebiete
 

Dienstleistungen im Bereich Design, Herstellung und Charakterisierung

ProzessfÀhigkeit flexibler Wafer

  • Prozesskompetenzen im GaN-Bereich bei IMS CHIPS ermöglichen eine Entwicklung von 2 Zoll bis 8 Zoll GaN-Wafern
  • Prozesstechnologie fĂŒr gĂ€ngige sowie neuartige Substrat-Typen
  • 6 Zoll und 8 Zoll GaN-on-Silicon-Wafer nutzen die etablierte CMOS-Pilotlinie bei IMS CHIPS
  • Der Prozess erfolgt goldfrei und CMOS-kompatibel
  • Prozessierung von Wafern mit goldbasierter III-V-Technologie bei Bedarf
  • FĂŒr Ätzungen, Metallisierung und Passivierung steht eine ganze Palette an Prozessmodulen zur VerfĂŒgung, die auch je nach Typ, GrĂ¶ĂŸe und Epitaxie-Verfahren des Wafers kundenspezifisch angepasst werden kann
  • In Standardprozessen wird Stepper- und Kontaktlithografie verwendet
  • Die maskenlose Direktlaserlithografie ermöglicht Prototypentwicklung
  • Flexible parametrisierte Layout-Design-Bibliotheken erlauben eine schnelle Anpassung an Kundendesigns

Charakterisierung als Leistungssteigerung von GaN

  • Mit Inline-Messungen lassen sich einzelne Prozesse bei Wafern von 8 Zoll bis 1 kV genau ĂŒberwachen
  • Zu den Messungen gehören DC-Messungen, gepulste Messungen und KapazitĂ€ts-Spannungs-Messungen bei vollstĂ€ndig oder teilweise prozessierten Wafern
  • Die Inline-MessfĂ€higkeit ermöglicht eine Entwicklung von standardisierten Verfahren und die Messungen und die Beobachtung bestimmter Details im Bauelement in Bezug auf die QualitĂ€t der Epi-Schicht
  • Vollautomatische Standardmessungen machen das effizientes Mapping der wesentlichen Bauelementparameter fĂŒr ganze Wafer möglich
  • Kundenspezifische Auswertesoftware zur Organisation und Sortierung von großen DatensĂ€tzen
  • Durch zuverlĂ€ssige Datenanalysealgorithmen lassen sich alle relevanten Parameter ermitteln
  • Die umfassende Auswertung von Daten ermöglicht eine Korrelation zwischen der Epitaxie und der Auswirkung auf die endgĂŒltige Bauelementperformance
  • Detaillierte Berichte mit statistischen Übersichten bieten eine schnelle und gleichzeitig umfassende RĂŒckkopplung
  • Vor der Bearbeitung wird der Wafer auf verborgene und sichtbare Defekt untersucht
  • Defekte lassen sich nach Form und GrĂ¶ĂŸe einteilen
  • Die Korrelation zwischen den Defekten und den elektrischen Parametern kann hergestellt werden

Simulation, Abbildung usw.

  • Numerische Simulationen von unterschiedlichen GaN-Transistoren
  • Ein fundiertes VerstĂ€ndnis ĂŒber die internen physikalischen GerĂ€teparameter ermöglicht eine zuverlĂ€ssige Bauelemententwicklung
  • Neue Bauelemententwicklung und Leistungsprognosen durch simulierte Bauelementprototypen
  • Mit einem physikalisch gestĂŒtztem Kompaktmodell lĂ€sst sich das Schaltungs- und Systemdesign, das auf der tatsĂ€chlichen QualitĂ€t der Epitaxieschichten basiert, optimieren
  • Durch Anpassen des Models an die Messungen, können die wesentlichen Epitaxie-relevanten Parameter ermittelt werden, die direkten Einfluss auf die Gesamtleistung des Bauelements haben

Weitere Informationen finden Sie hier: GaN_Flyer_01_2018.pdf

Kontakt
FĂŒr weitere Informationen steht ihnen Mohammed Alomari zur VerfĂŒgung.